格芯(GLOBALFOUNDRIES)官方在今天凌晨正式宣布：為支持公司戰略調整，格芯將擱置7納米FinFET項目，并調整相應研發(fā)團隊來(lái)支持強化的產(chǎn)品組合方案。在裁減相關(guān)人員的同時(shí)，一大部分頂尖技術(shù)人員將被部署到14/12納米FinFET衍生產(chǎn)品和其他差異化產(chǎn)品的工作上。

這一消息來(lái)的太過(guò)突然，格芯官網(wǎng)上7nm FinFET的介紹都還沒(méi)來(lái)得及撤下。2017年6月14日發(fā)布的一篇題為“格芯交付性能領(lǐng)先的7納米FinFET技術(shù)在即”的新聞稿也赫然在列。

在那篇新聞稿中，格芯這樣寫(xiě)道：

格芯今日宣布推出其具有7納米領(lǐng)先性能的（7LP）FinFET半導體技術(shù)，其40%的跨越式性能提升將滿(mǎn)足諸如高端移動(dòng)處理器、云服務(wù)器和網(wǎng)絡(luò )基礎設施等應用的需求。設計套件現已就緒，基于7LP技術(shù)的第一批客戶(hù)產(chǎn)品預計于2018年上半年推出，并將于2018年下半年實(shí)現量產(chǎn)。

2016年9月，格芯曾宣布將充分利用其在高性能芯片制造中無(wú)可比擬的技術(shù)積淀，來(lái)研發(fā)自己7納米FinFET技術(shù)的計劃。由于晶體管和工藝水平的進(jìn)一步改進(jìn)，7LP技術(shù)的表現遠優(yōu)于最初的性能目標。與先前基于14納米FinFET技術(shù)的產(chǎn)品相比，預計面積將縮小一半，同時(shí)處理性能提升超過(guò)40%。目前，在格芯位于紐約薩拉托加縣的全球領(lǐng)先的Fab 8晶圓廠(chǎng)內，該技術(shù)已經(jīng)做好了為客戶(hù)設計提供服務(wù)的準備。

然而……

7nm，想說(shuō)愛(ài)你不容易

擱置7納米FinFET項目，這被業(yè)界視作是今年初湯姆·嘉菲爾德（Tom Caulfield）接任首席執行官后，格芯在戰略轉型上迄今為止邁出的最重要，也是最為大膽的一步。

格芯方面給出的說(shuō)法是，公司正在重塑其技術(shù)組合，重點(diǎn)關(guān)注為高增長(cháng)市場(chǎng)中的客戶(hù)提供真正的差異化產(chǎn)品。為此，格芯一是將相應優(yōu)化開(kāi)發(fā)資源，讓14/12納米FinFET平臺為這些客戶(hù)所用，提供包括射頻、嵌入式存儲器和低功耗等一系列創(chuàng )新IP及功能；二是繼續側重于FDX™平臺、領(lǐng)先的射頻產(chǎn)品（包括RF SOI和高性能鍺硅）和模擬/混合信號，以滿(mǎn)足越來(lái)越多低功耗、實(shí)時(shí)連接、車(chē)載設計需求的其他技術(shù)。

2017年2月10日，格芯宣布在中國成都高新西區建立12英寸代工廠(chǎng)，在半導體業(yè)界造成了巨大的影響：項目一期為成熟的130nm和180nm工藝，二期則為其22 FDX FD-SOI工藝，建成后年產(chǎn)能將達到100萬(wàn)片。

一方面，此舉完成了全球Top 3代工廠(chǎng)在中國的布局；另一方面，更受關(guān)注的是FD-SOI工藝經(jīng)過(guò)幾年的醞釀，終于落戶(hù)中國。

格芯中國區總經(jīng)理白農評論道，“對我們中國的客戶(hù)及生產(chǎn)合作伙伴而言這是一個(gè)積極的變化，因為我們強化了聚焦差異化的技術(shù)比如FDX (FD-SOI)及其他。這些差異化技術(shù)在中國市場(chǎng)的需求不斷增加，對格芯而言一直相當重要。我們對FD/SOI以及與成都政府合作的承諾從未改變。”

“從本質(zhì)上講，每一代技術(shù)節點(diǎn)正在向為多個(gè)應用領(lǐng)域提供服務(wù)的設計平臺過(guò)渡，從而為每個(gè)節點(diǎn)提供更長(cháng)的使用壽命。這一行業(yè)動(dòng)態(tài)導致設計范圍到達摩爾定律外部界限的無(wú)晶圓廠(chǎng)客戶(hù)越來(lái)越少。我們正重組我們的資源來(lái)轉變業(yè)務(wù)重心，加倍投資整個(gè)產(chǎn)品組合中的差異化技術(shù)，有針對性的服務(wù)不斷增長(cháng)的細分市場(chǎng)中的客戶(hù)。”嘉菲爾德對媒體表示。

如果這段表述聽(tīng)起來(lái)“過(guò)于官方”的話(huà)，那么Gartner研發(fā)副總裁Samuel Wang的解讀則更為簡(jiǎn)單明了。

他分析認為，雖然最先進(jìn)技術(shù)往往會(huì )占據大多數的熱搜頭條位置，但鮮少有客戶(hù)能夠承擔為實(shí)現7納米及更高精度所需的成本和代價(jià)。相比之下，14納米及以上技術(shù)將在未來(lái)許多年繼續成為芯片代工業(yè)務(wù)的重要需求及驅動(dòng)因素。格芯的這一做法，真正減輕了前沿技術(shù)領(lǐng)域過(guò)重的投資負擔，讓格芯這樣的企業(yè)能夠對物聯(lián)網(wǎng)、IoT、5G行業(yè)和汽車(chē)等快速增長(cháng)市場(chǎng)中對大多數芯片設計人員真正重要的技術(shù)進(jìn)行更有針對性的投資。

此外，為了更好地施展格芯在A(yíng)SIC設計和IP方面的強大背景和重大投資，格芯還宣布了另一項重大舉措：即建立獨立于晶圓代工業(yè)務(wù)外的ASIC業(yè)務(wù)全資子公司。該獨立ASIC實(shí)體將為客戶(hù)提供7納米及以下的晶圓代工替代選項，讓ASIC業(yè)務(wù)部與更廣泛的客戶(hù)展開(kāi)合作，特別是日益增多的系統公司，他們需要ASIC服務(wù)同時(shí)生產(chǎn)規模需求無(wú)法僅由格芯提供。

獨立出來(lái)的ASIC設計服務(wù)公司，將不可避免的與市場(chǎng)上現有的其他設計服務(wù)公司展開(kāi)競爭。但它同時(shí)也擺脫了限制，可以不再區分FinFET和FD-SOI工藝，不再糾結到底是選臺積電還是SMIC，一切以客戶(hù)需要為根本出發(fā)點(diǎn)。

ASIC設計服務(wù)，越來(lái)越刺激了！

不玩7nm的，不止格芯

就在一周前，聯(lián)電(UMC)也宣布“不再投資 12 納米以下的先進(jìn)工藝！”

這個(gè)宣布在全球半導體產(chǎn)業(yè)引起軒然大波，外資分析師看法兩極，摩根斯坦利分析師詹家鴻在七月報告中認為，聯(lián)電是“把錢(qián)花在正確的地方”，上調聯(lián)電的投資評等；UBS(瑞銀集團)也給予買(mǎi)進(jìn)評等；花旗證券則持續質(zhì)疑聯(lián)電在28納米的競爭力，給予賣(mài)出評等。

“聯(lián)電的客戶(hù)群縮小，但先進(jìn)工藝每個(gè)世代，產(chǎn)能的投資成本愈來(lái)愈高。”聯(lián)電共同總經(jīng)理王石此前在接受財經(jīng)媒體采訪(fǎng)時(shí)分析認為，如果把聯(lián)電和臺積電比喻成戰艦。在先進(jìn)工藝的戰爭中，聯(lián)電這條戰艦愈來(lái)愈小，臺積電愈來(lái)愈大。過(guò)去18年，每當臺積電這條大船換上口徑更大的大炮，聯(lián)電也努力要做同樣的事，期待靠技術(shù)領(lǐng)先，擴大規模；但18年過(guò)去了，這件事卻一直沒(méi)有發(fā)生。

追趕策略讓聯(lián)電長(cháng)期處于劣勢。“一旦客戶(hù)群變小，技術(shù)和資源就變少，你持續投入，但是推出的時(shí)間會(huì )比人家晚。”經(jīng)常出現的狀況是，聯(lián)電趕上臺積電最新工藝時(shí)，這項新工藝也過(guò)了價(jià)格最高的黃金時(shí)期，開(kāi)始降價(jià)；同樣投入先進(jìn)工藝，聯(lián)電就要花更多時(shí)間，才能把投資在研發(fā)和建置產(chǎn)能的錢(qián)收回來(lái)。

就以28納米為例，這是當前晶圓代工產(chǎn)業(yè)最賺錢(qián)的服務(wù)，聯(lián)電是少數緊追在臺積電之后開(kāi)發(fā)出28納米工藝的公司；但只要聯(lián)電一追上，臺積電的28納米就改版，“每次改版，客戶(hù)就會(huì )改用新工藝，”聯(lián)電只好再投資一次，臺積電光是用這個(gè)方式，就已經(jīng)“累死對手”。

“我們到了不能不改變的時(shí)候。”王石直言，一個(gè)最明顯的指標是，由于過(guò)去的過(guò)度投資，聯(lián)電必須要維持產(chǎn)能利用率高達9成以上，才能夠賺錢(qián)，“我們的EPS(每股稅后純益)是用力擰毛巾擠出來(lái)的，”他認為，“以前我們是用犧牲獲利，來(lái)?yè)Q取營(yíng)收成長(cháng)。”

“但不繼續追趕先進(jìn)工藝，是不是對的決定？”為了回答這個(gè)問(wèn)題，王石在公司內部已經(jīng)追蹤了好幾年；他發(fā)現，破解臺積電“累死對手”策略的關(guān)鍵，是用理性和紀律，扎實(shí)地建立聯(lián)電在市場(chǎng)上的影響力和財務(wù)紀律。

臺積電最新技術(shù)藍圖：7納米量產(chǎn)，5納米試產(chǎn)

來(lái)自EETimes美國的報道稱(chēng)，臺積電(TSMC)在美國硅谷舉行的年度技術(shù)研討會(huì )上宣布其7納米制程進(jìn)入量產(chǎn)，并將有一個(gè)采用極紫外光微影(EUV)的版本于明年初量產(chǎn)。該公司也透露了5納米節點(diǎn)的首個(gè)時(shí)間表，以及數種新的封裝技術(shù)選項。

臺積電繼續將低功耗、低泄漏電流制程技術(shù)往更主流的22/12納米節點(diǎn)推進(jìn)，提供多種特殊制程以及一系列嵌入式內存選項；在此同時(shí)該公司也積極探索未來(lái)的晶體管結構與材料。整體看來(lái)，這家臺灣晶圓代工龍頭預計今年可生產(chǎn)1,200萬(wàn)片晶圓，研發(fā)與資本支出都有所增加；臺積電也將于今年開(kāi)始在中國南京的據點(diǎn)生產(chǎn)16納米FinFET制程芯片。

唯一的壞消息是，臺積電的新制程節點(diǎn)是不完全步驟，因此帶來(lái)的優(yōu)勢也越來(lái)越??；而新的常態(tài)是當性能增加，功耗下降幅度通常在10~20%左右，這使得新的封裝技術(shù)與特殊制程重要性越來(lái)越高。

臺積電已經(jīng)開(kāi)始量產(chǎn)的7納米制程，預期今年將有50個(gè)以上的設計案投片(tap out)，包括CPU、GPU、AI加速器芯片、加密貨幣采礦ASIC、網(wǎng)絡(luò )芯片、游戲機芯片、5G芯片以及車(chē)用IC。該制程節點(diǎn)與兩個(gè)世代前的16FF+制程相較，能提供35%的速度提升或節省65%耗電，閘極密度則能提升三倍。

將采用EUV微影的N7+節點(diǎn)，則能將閘極密度再提升20%、功耗再降10%，不過(guò)在速度上顯然沒(méi)有提升──而且這些進(jìn)展需要使用新的標準單元(standard cells)。臺積電已經(jīng)將所謂的N7+節點(diǎn)基礎IP進(jìn)行硅驗證，不過(guò)數個(gè)關(guān)鍵功能區塊還得等到今年底或明年初才能準備就緒，包括28-112G serdes、嵌入式FPGA、HBM2與DDR 5界面。

臺積電研究發(fā)展/設計暨技術(shù)平臺副總經(jīng)理侯永清(Cliff Hou)預期，該EUV制程在布局IP方面需要多花10%~20%的力氣：“我們開(kāi)發(fā)了一種實(shí)用方法以漸進(jìn)方式來(lái)轉移IP。”他表示，經(jīng)過(guò)完整認證的N7+節點(diǎn)EDA流程將在8月份完成；在此同時(shí)，該節點(diǎn)的256Mbit測試SRAM良率已經(jīng)與初期版本的7納米節點(diǎn)相當。

展望未來(lái)，臺積電預計在2019上半年展開(kāi)5納米制程風(fēng)險試產(chǎn)，鎖定手機與高性能運算芯片應用；相較于第一版不采用EUV的7納米制程，5納米節點(diǎn)的密度號稱(chēng)可達1.8倍，不過(guò)功耗預期只降低20%、速度約增加15%，采用極低閾值電壓(Extremely Low Threshold Voltage， ELTV)技術(shù)則或許能提升25%；臺積電并未提供ELTV技術(shù)的細節。