3D IC會(huì )是晶片業(yè)的下一桶金？

 最終改變我們日常生活方式的轉捩點(diǎn)可能難以預測(圖1)。例如，BlackBerry個(gè)人數位助理(PDA)的出現，由于將傳統桌面應用程式移植到可塞進(jìn)口袋中的全天候行動(dòng)裝置，從此改變了商務(wù)通訊。蘋(píng)果(Apple)智慧型手機iPhone挾其創(chuàng )新的App Store進(jìn)入市場(chǎng)，透過(guò)讓第三方開(kāi)發(fā)可執行于手機上的各種應用程式(App)，創(chuàng )造出全新的產(chǎn)業(yè)。

同樣地，Uber和Lyft的商業(yè)模式，取代了長(cháng)久以來(lái)的計程車(chē)出租業(yè)務(wù)，而像Netflix和Pandora等公司則徹底改革了為消費者提供視訊和音樂(lè )的方式和客制化。從自拍到來(lái)自全球各地的活動(dòng)即時(shí)視訊，手機攝影機也讓我們觀(guān)看這世界的方式發(fā)生改變。

創(chuàng )新技術(shù)以令人意想不到的方式改變商業(yè)模式和社會(huì )實(shí)踐

在IC設計市場(chǎng)中是否能看到類(lèi)似的轉變？3D IC市場(chǎng)如今發(fā)展到哪里了？還必須克服哪些技術(shù)挑戰？3D IC的成功如何為半導體產(chǎn)業(yè)帶來(lái)新商業(yè)模式？

當代3D IC的生產(chǎn)

系統單晶片(SoC)設計基礎架構一直是IC產(chǎn)業(yè)的經(jīng)典。因此，從SoC生產(chǎn)轉向多晶片策略，成為讓大多數公司望而生畏的一大挑戰，因為他們長(cháng)期依賴(lài)且熟悉支援SoC設計流程的現有龐大基礎架構。SoC的設計和驗證流程業(yè)已建立，而且也已經(jīng)被設計師使用了數十年。針對某個(gè)制程節點(diǎn)，代工廠(chǎng)提供了一套設計規則，SoC設計人員必須嚴格遵循這些規則，以確保代工廠(chǎng)正確地制造SoC。電子設計自動(dòng)化(EDA)公司開(kāi)發(fā)自動(dòng)化流程，用于協(xié)助設計人員分析SoC設計，以進(jìn)行實(shí)體驗證、連接性檢查、寄生元件參數擷取，以及布局后硬體模擬等。

相較于在制程設計套件(PDK)和自動(dòng)化EDA流程中提供既有且經(jīng)驗證的SoC基礎設施，目前還沒(méi)有為多晶片制程提供類(lèi)似的標準化產(chǎn)業(yè)安全網(wǎng)路。大多數的封裝設計仍由委外組裝與測試(OSAT)公司手動(dòng)組裝。除了描述預期設計規則的文本文檔案之外，封裝設計和驗證流程通常幾乎少有封裝設計附帶形式簽核要求。因此，用于封裝設計和驗證的EDA工具功能通常也更加簡(jiǎn)單。如果少了支援和驗證的自動(dòng)化設計流程協(xié)助，許多傳統的SoC設計公司應該都不愿意將3D IC市場(chǎng)視為可行的商業(yè)選擇吧！。

正在發(fā)生哪些變化？

以早期矽中介層的設計來(lái)看，3D IC設計相對復雜、成本高且風(fēng)險大，因為它們需要多級測試(晶圓、晶片、中介層、元件)，出問(wèn)題的風(fēng)險很高。隨著(zhù)扇出晶圓級封裝(FOWLP)等封裝技術(shù)出現且日益普及，成本開(kāi)始急劇下降。封裝設計和驗證過(guò)程至今仍然很復雜，但已經(jīng)能獲利了。

此外，業(yè)者現在可以「混搭」現有的晶片IP到單一封裝中，而不必為特定制程從頭開(kāi)始設計(或重新設計)每個(gè)元件。這樣就有可能進(jìn)一步在專(zhuān)用元件層傳播設計，甚至封裝設計本身。例如，如果傳統的硬IP市場(chǎng)以預先表征和布局區塊資料的形式加進(jìn)SoC，并擴展至為特定代工制程設計實(shí)際晶片，或什至是直接用于較大型多晶片封裝的矽晶片，那么又會(huì )產(chǎn)生什么影響？

邁向成功的挑戰

挑戰之一仍然在于風(fēng)險。業(yè)者對于不斷成長(cháng)中的3D IC市場(chǎng)潛力很感興趣，但對于切入3D IC業(yè)務(wù)卻猶豫不決，因為他們并不熟悉這些業(yè)務(wù)或缺乏專(zhuān)業(yè)知識技術(shù)，而且幾乎不存在或很少有標準化的支援。

由于3D IC布局制造發(fā)生在「晶圓級」，因此結合光罩產(chǎn)生的制程，就相當于SoC制造流程。為了確保代工廠(chǎng)或OSAT公司可以制造這些光罩，設計人員必須在多個(gè)元件的3D布局上執行簽核實(shí)體驗證。但直到最近，「簽核」(signoff) 3D IC驗證的流程或工具并不存在。

為了提高市場(chǎng)成功的可能性，設計人員還需要一些方法來(lái)驗證3D連接性。驗證可確保所有元件按預期連接，并確保訊號時(shí)序和功率符合設計規范。現有的商業(yè)連接驗證解決方案無(wú)法滿(mǎn)足3D IC對于連接能力的要求。

可測試設計(DFT)策略是另一個(gè)要考慮的因素。如果組裝好的封裝出現故障形，您如何追溯到導致故障的根本原因？設計人員需要能夠從物理和邏輯層面全方位檢查連接的工具和流程，以便找刑并分析來(lái)源問(wèn)題。

新的封裝驗證技術(shù)

針對多晶片制程，我們目前看到代工廠(chǎng)和OSAT公司開(kāi)發(fā)并提供了3D IC封裝設計套件(PDK)元件。此外，還有組裝級設計套件(ADK)，一開(kāi)始通常用于簽核實(shí)體驗證和連接驗證(圖2)。實(shí)體驗證可經(jīng)由設計規則檢查(DRC)確保封裝的所有元件都以滿(mǎn)足所有制造要求的方式布置。連接性驗證至少包括布局與原理圖(LVS)檢查、寄生參數擷取以及布局后硬體模擬。隨著(zhù)3D IC市場(chǎng)擴展，還可以為ADK添加額外的驗證功能，例如熱和/或壓力簽核解決方案等。

封裝驗證必須包括實(shí)體和連接性檢查

封裝設計人員還必須為其設計工具提供經(jīng)過(guò)驗證的技術(shù)文件，就像當今IC領(lǐng)域中的布局與布線(xiàn)(P&R)和客制設計工具一樣。這些檔案的關(guān)鍵在于分層映射。封裝設計中的每個(gè)元素都必須映射到正確分配的制造層，以確保DRC和電路驗證技術(shù)正常運作。

這些ADK的存在還使得EDA公司能夠開(kāi)發(fā)工具和自動(dòng)化制程流程，以便協(xié)助封裝設計人員更快速、更準確地驗證高密度的先進(jìn)封裝。為了在整個(gè)產(chǎn)業(yè)創(chuàng )造真正的價(jià)值，所有制程都必須獨立于進(jìn)行組裝的任何特定設計工具，并且必須由封裝組裝或OSAT公司進(jìn)行驗證。

封裝市場(chǎng)帶來(lái)新商機

除了支援自動(dòng)化設計流程，ADK還能滿(mǎn)足更大的目標——為3D IC打造全新市場(chǎng)模式的潛在商機。

在SoC市場(chǎng)中，代工廠(chǎng)和第三方為SoC提供預先驗證和預先表征的IP。SoC設計人員根據設計要求將這些IP整合于其設計中，以及100%的信心IP將按照SoC的規定工作。

設計多晶片封裝的公司目前無(wú)法獲得類(lèi)似的預驗證元件——他們必須在內部開(kāi)發(fā)每一個(gè)元件。在組裝封裝元件時(shí)，他們無(wú)法取得任何幫助或性能的擔保，而且也必須自行承擔在制程的任何階段發(fā)生錯誤的風(fēng)險。

如果我們將多晶片組裝中的每個(gè)元件視為具有一組專(zhuān)用功能的「小晶片」(chiplet)，那么就可以為這些小晶片開(kāi)啟更多來(lái)源的可能性。然而，最大的問(wèn)題之一是如何彌合IC設計和封裝設計流程之間的當前差距。如果我們將單個(gè)SoC中原有的元件分解為單個(gè)磊晶，將它結合至3D IC封裝(圖3)中，該3D IC封裝中的元件可能由不同的公司設計，我們如何確保最終的封裝設計能正常運作？

IC封裝可以使用各種配置，以及由不同供應商設計的多種元件

ADK能夠排除大部份的風(fēng)險，從而推動(dòng)多晶片封裝。事實(shí)上，3D IC元件的概念已經(jīng)以現成可用的動(dòng)態(tài)隨機存取記憶體(DRAM)形式，存在一段時(shí)間了。封裝設計人員目前可以從專(zhuān)門(mén)設計DRAM的設計公司購買(mǎi)到最符合其需求的DRAM。同樣地，憑借著(zhù)對于A(yíng)DK的信心，封裝設計公司理論上也可以將所有的小晶片設計外包給具有特定功能專(zhuān)業(yè)的第三方公司。另一方面，這又使得封裝設計人員能夠更專(zhuān)注于更高層次的封裝設計，直接將具有已知和可信賴(lài)功能的晶片整合到設計中。

透過(guò)ADK，封裝設計人員還可以確認所有晶片都按其制造商認可的方式整合于封裝環(huán)境，并提供實(shí)現市場(chǎng)成功所需的預期性能。為元件和封裝設計人員提供這一支援力度可望降低故障的風(fēng)險，有助于增加2.5/3D封裝的使用，并促進(jìn)產(chǎn)業(yè)的發(fā)展。這種外包業(yè)務(wù)模式大致上符合汽車(chē)、航太、醫療和智慧城市等產(chǎn)業(yè)的系統公司目前已在發(fā)展的方向。他們并不會(huì )以單一封裝銷(xiāo)售晶片，而是以解決方案的形式銷(xiāo)售，其中可能包括來(lái)自不同供應來(lái)源整合至單一元件的許多晶片。

迎向未來(lái)的挑戰

盡管如此，當我們朝著(zhù)封裝產(chǎn)業(yè)的新模式邁進(jìn)時(shí)，還有一些問(wèn)題需要思考。最值得注意的是，晶片設計師或制造商如何確保其元件在封裝中的性能和可靠性？相較于針對特定代工制程的IP可在代工廠(chǎng)的協(xié)助下進(jìn)行驗證，晶片則必須在獨立環(huán)境下進(jìn)行驗證，以確保在選擇適于加進(jìn)封裝中的晶片時(shí)，也能夠準確地考慮到它對性能和功率的電氣影響。然而，一旦供應商成功地設計和制造了晶片，他們就會(huì )根據已知合格晶片(KGD)直接進(jìn)行測試和銷(xiāo)售。

而在此等式的另一邊是如何驗證由KGD組成的組裝實(shí)際上可在完全組裝的環(huán)境中運作。這是在DFT領(lǐng)域中需要采用新方法之處。我們知道如何為SoC設計測試，但如何在封裝級進(jìn)行設計測試，甚至在晶片級詳細進(jìn)行檢查？我們可能需要晶片供應商之間達成某種程度的協(xié)議，其中包括基于特定標準的測試。

雖然還有工作尚待完成，但我們似乎正處于3D IC設計領(lǐng)域中真正令人興奮位置。想想看，以一支專(zhuān)注于特定機上盒(STB)設計的晶片設計團隊為例，如果完成的晶片無(wú)法與其他STB中使用的對手晶片競爭，那么他們投入的時(shí)間、精力和資源可說(shuō)是浪費掉了。相反地​​，如果他們專(zhuān)注于設計可以整合到許多資訊娛樂(lè )系統中的晶片(圖4)，就能明顯地開(kāi)辟更多潛在市場(chǎng)！現在，他們還有機會(huì )開(kāi)辟選擇性的利基市場(chǎng)，不僅能降低風(fēng)險、擴大整體市場(chǎng)，還可讓他們更有效率地競爭。

根據目標市場(chǎng)的需求，將晶片整合至各種IC封裝中

在3D IC領(lǐng)域中發(fā)生的變化可能只是IC產(chǎn)業(yè)重大轉捩點(diǎn)的開(kāi)始。透過(guò)打造讓IC設計公司能夠支援新業(yè)務(wù)模式的工具和制程，提供經(jīng)驗證的晶片元件以包含于3D IC封裝中，為半導體產(chǎn)業(yè)開(kāi)啟了新市場(chǎng)策略的可能性，從而推動(dòng)3D IC市場(chǎng)進(jìn)一步創(chuàng )新與擴展。