關(guān)鍵字：Soitec 全耗盡晶圓
今日的半導體行業(yè)正在經(jīng)歷著(zhù)若干充滿(mǎn)挑戰性的轉型過(guò)程，不過(guò)這也為Soitec為市場(chǎng)與客戶(hù)創(chuàng )造新增加值帶來(lái)了巨大機遇。隨著(zhù)傳統的CMOS技術(shù)的日薄西山——這一點(diǎn)從28nm巨大產(chǎn)量與20nm缺乏吸引力的規格與成本就可以看出，整個(gè)半導體產(chǎn)業(yè)的發(fā)展方向正在轉向全耗盡晶體管架構。
然而，如果FinFET 和其他全耗盡多柵架構只能從14nm開(kāi)始供貨的話(huà)，在這之前我們又應當怎樣應對呢？早在數年之前，Soitec及其合作伙伴就在開(kāi)展緊密合作，針對這種技術(shù)代溝與時(shí)間差，在正確的時(shí)間以正確的成本效益方式開(kāi)發(fā)正確的解決方案。
在經(jīng)過(guò)與行業(yè)生產(chǎn)與設計合作伙伴的密切合作與不懈努力后，Soitec 終于開(kāi)發(fā)出能夠彌合技術(shù)代溝的先進(jìn)晶圓基板產(chǎn)品。Soitec 的晶圓包括兩種全耗盡方式：平面（2D）與三維（3D，包括FinFET與其他多柵器件）。通過(guò)在晶圓架構內預集成具備關(guān)鍵屬性的晶體管，Soitec的產(chǎn)品能幫助客戶(hù)答復提高產(chǎn)品的質(zhì)量，加快上市時(shí)間并簡(jiǎn)化制造工藝，從而帶來(lái)成本更低，質(zhì)量更好的系統級芯片（SoC）
 Steve Longoria,Soitec全球業(yè)務(wù)發(fā)展部資深副總裁 |
在此基礎上，運用其FD-2D和FD-3D 產(chǎn)品線(xiàn)，Soitec的全耗盡發(fā)展藍圖更為全行業(yè)提供了一條從28nm節點(diǎn)向成本、功耗以及性能更具優(yōu)勢的10nm及以下工藝的快捷、低成本的過(guò)渡解決方案。
低成本、高性能和高能效對于智能手機與平板電腦的生產(chǎn)商而言尤其重要。數據顯示，Soitec 晶圓在整個(gè)生產(chǎn)工藝中所節約的成本要超過(guò)晶圓本身成本的增加量。Soitec 提出的方案尤其適合于對成本有苛刻要求的大量生產(chǎn)。
由于在bulk CMOS技術(shù)基礎上實(shí)現28nm節點(diǎn)比預期的更加困難，因此20nm節點(diǎn)就愈加捉襟見(jiàn)肘。在產(chǎn)量、成本、功耗以及性能等諸多指標上與行業(yè)對下一代技術(shù)的期待相差甚遠。
Soitec的FD-2D晶圓產(chǎn)品線(xiàn)提供了一種從28nm節點(diǎn)開(kāi)始就能逐步向全耗盡硅技術(shù)推進(jìn)的獨特平面解決方案途徑，從而解決了上述技術(shù)進(jìn)步難題。通過(guò)平面FD技術(shù)（常被稱(chēng)為FD-SOI），芯片制造商們將能夠在14nm節點(diǎn)技術(shù)條件下繼續沿用他們已有的平面設計與工藝技術(shù)，從而制造出更便宜、更大量、更優(yōu)性能、更省功耗的芯片。
運用該技術(shù)，生產(chǎn)商們可運用同樣的生產(chǎn)工具與生產(chǎn)線(xiàn)，以及極其相似的生產(chǎn)步驟（只不過(guò)步驟更少）來(lái)展開(kāi)生產(chǎn)活動(dòng)。與傳統工藝技術(shù)相比，在28nm節點(diǎn)條件下，采用FD-2D晶圓的芯片能夠節約最多40%的功耗，而經(jīng)設計優(yōu)化后，運用了這些芯片的處理器的最大峰值性能則能夠提升40%乃至更多，并能憑借超低供電（低于 -0.7V）維持優(yōu)異性能，因此許多超低功耗運行的移動(dòng)設備才得以實(shí)現。
從晶圓來(lái)看，硅材質(zhì)的均勻厚度對于確保產(chǎn)品性能是極端重要的。憑借Soitec公司“Smart Cut”固有的精湛工藝，300mm晶圓頂層硅厚度均勻性達到3.2埃米——其難度相當于在芝加哥到舊金山這么遠的距離內，將厚度均勻性控制在5mm。
在最頂層硅膜和下邊的硅制基板中間埋有一層超薄氧化埋層（BOX），在28nm節點(diǎn)工藝中，這層超薄氧化膜的厚度為25nm。下幾代技術(shù)甚至有可能運用更薄的埋層——達到10nm，讓移動(dòng)設備用平面晶體管達到14nm。
除了所有與功耗與性能相關(guān)的改進(jìn)因素外，芯片制造廠(chǎng)商在采用2D-FD晶圓制造器件所考慮的另一個(gè)重要因素是更低成本的系統級芯片。FinFET和其他的多柵（即所謂3D）器件架構能夠大幅改進(jìn)成本、功耗和性能。然而，正如一切重大技術(shù)進(jìn)步所經(jīng)歷的過(guò)程一樣，前途是光明的，但道路是曲折的。
Soitec的FD-3D 產(chǎn)品線(xiàn)是針對20nm節點(diǎn)技術(shù)而開(kāi)發(fā)的。它的出現為上述技術(shù)進(jìn)步展現了一條康莊大道，加速了3D架構的推出并減少了時(shí)間與投資成本。由于Soitec 的FD-3D的硅基板極大地簡(jiǎn)化了晶體管的制作工藝，專(zhuān)家估計這將比采用傳統bulk硅基板縮短一年的技術(shù)開(kāi)發(fā)時(shí)間。
與使用傳統bulk硅基板原始晶圓相比，Soitec 的FD-3D晶圓能減少FinFET制造過(guò)程中的高難度步驟，降低資本開(kāi)支與運營(yíng)費用，并能夠提高產(chǎn)量并最終降低產(chǎn)品成本。一般說(shuō)來(lái)，Soitec 的產(chǎn)品能減少四個(gè)平面印刷步驟與超過(guò)55個(gè)工藝步驟。
采用“鰭片優(yōu)先”的方式，芯片制造商可以依據頂層硅膜來(lái)預定義鰭片高度，氧化物層則提供了良好的絕緣。這種結構能夠實(shí)現卓越的流程變量控制：由于不需要溝道摻雜以及鰭片高度與輪廓得到更好控制，因此所有晶體管的電學(xué)行為都更接近于名義值。
除了簡(jiǎn)化生產(chǎn)外，Soitec的FD-3D晶圓還比傳統的bulk硅晶圓降低靜電泄漏（得益于絕緣體埋層），在芯片級別改善提升單位面積的功率/性能平和。此外最重要的是，由于芯片在極低的電壓條件下運行，因此能夠節約大量功耗。
通過(guò)FD-3D晶圓所帶來(lái)的工藝簡(jiǎn)化，Soitec能夠幫助企業(yè)減少研發(fā)投入，縮短FinFET產(chǎn)品的上市時(shí)間。在制造模式向FinFET演化的過(guò)程中，工藝簡(jiǎn)化所帶來(lái)的好處將進(jìn)一步帶來(lái)持續的成本與時(shí)間周期上的效益，降低在Soitec FD-3D基礎上的系統級芯片的成本。
Soitec 同樣正在積極致力于提升硅基與其他材質(zhì)基板上的晶體管性能。與此同時(shí)，為了繼續推動(dòng)硅CMOS的發(fā)展，Soitec還將會(huì )把“應變硅”投入到其FD-2D和FD-3D產(chǎn)品當中，保守預計2014年前可以投入生產(chǎn)。擁有這項技術(shù)，Soitec便可以在晶片制造過(guò)程中，修改制造晶體管的原材料，即硅層的晶狀結構，從而顯著(zhù)提高了電子的遷移率和晶體管與處理器的峰值性能。
從長(cháng)遠來(lái)看，整個(gè)半導體制造業(yè)為了引進(jìn)低于14nm的工藝節點(diǎn)技術(shù)，紛紛對各種CMOS新技術(shù)進(jìn)行研究。這其中就包括類(lèi)似鍺金屬或是III-V族等高遷移率的材料，還有新的晶體管架構譬如納米纖維。Soitec積極參與各種研發(fā)項目并且擁有很多與合作伙伴共同創(chuàng )建的研發(fā)項目，借此來(lái)改善工藝，提供市場(chǎng)最需要的產(chǎn)品。
不僅如此，為了實(shí)現行業(yè)規劃目標，Soitec正在通過(guò)內部以及外部合作研發(fā)項目，實(shí)現晶片從300mm到450mm的轉變。屆時(shí)，FD-2D和FD-3D晶片都可擴大到450mm。
移動(dòng)設備訪(fǎng)問(wèn)
