歐盟(E.U.)最近啟動(dòng)一項為期三年的“為下一代高性能CMOS SoC技術(shù)整合III-V族納米半導體”(INSIGHT)研發(fā)計劃，這項研發(fā)經(jīng)費高達470萬(wàn)美元的計劃重點(diǎn)是在標準的互補金屬氧化物半導體(CMOS)上整合III-V族電晶體通道。其最終目的則在于符合未來(lái)的5G規格要求，以及瞄準頻寬更廣、影像解析度更高的雷達系統。
除了IBM (瑞士)，該計劃將由德國弗勞恩霍夫應用固態(tài)物理研究所Fraunhofer IAF、法國LETI、瑞典隆德大學(xué)(Lund University)、英國格拉斯哥大學(xué)(University of Glasgow)以及愛(ài)爾蘭丁鐸爾國家研究所(Tyndall National Institute)等組織聯(lián)手進(jìn)行。
采用IBM模板輔助選擇性外延(TASE)技術(shù)制造的單晶結構圖——矽晶部份是綠色，III-V族半導體以紅色表示（來(lái)源：IBM）
以IBM與隆德大學(xué)為主導的這項計劃可分為兩個(gè)階段，IBM專(zhuān)注于傳統平面電晶體原型與III-V族通道，而隆德大學(xué)則將深入研究垂直III-V族電晶體通道的可用性。
“首先，合作伙伴們將先共同確定水平或垂直電晶體原型是否最具有遠景，”IBM的科學(xué)家Lukas Czornomaz介紹，“接著(zhù)，我們將聯(lián)手在三年計劃屆滿(mǎn)以前推出一款射頻(RF)測試電路，例如功率放大器(PA)。”
IBM有信心其平面方法將可發(fā)揮效用，因為該公司已經(jīng)在一份去年發(fā)表的研究報告(該報告主題為IBM Scientists Present III-V Epitaxy and Integration to Go Below 14nm)中證實(shí)了這一途徑在14nm及其后的可行性。
IBM的工藝途徑是透過(guò)其所謂的“模板輔助選擇性外延”(TASE)技術(shù)。研究人員在矽基板上得以相容前閘極(gate-first) CMOS的理想III-V族電晶體通道所在位置生長(cháng)氧化物銅絲。接著(zhù)再用III-V材料涂布納米線(xiàn)，使其僅在1納米級或埃級的區域接觸基板。最后，研究人員從III-V涂布納米線(xiàn)內部移去氧化層，因而使III-V族納米管電晶體通道準確地位于正確位置。
(a)采用IBM技術(shù)整合于矽晶上的III-V族半導體橫截面圖。由堆疊斷層組成的晶種區(b,c)存在較多缺陷，而遠離晶種區域可觀(guān)察到完美晶格結構——未與矽晶匹配的部份僅8%，呈現完全松弛的III-V結構(d,e)（來(lái)源：IBM）
IBM預期，毫米波(mmWave)的RF性能功耗水準比目前更低得多，不僅可用于促進(jìn)5G進(jìn)展，同時(shí)還可用于認知電腦、下一代物聯(lián)網(wǎng)(IoT)以及基于云端的支援平臺。
INSIGHT計劃的既定目標在于使CMOS擴展到超越7nm節點(diǎn)以后，從而開(kāi)啟一個(gè)以超高性能SoC服務(wù)為基礎的全新應用范圍。除了IBM與隆德大學(xué)，包括Fraunhofer、LETI、格拉斯哥大學(xué)與丁鐸爾國家研究所等其他合作伙伴也分別為這項計劃貢獻在III-V族CMOS方面的專(zhuān)業(yè)知識與技術(shù)。
移動(dòng)設備訪(fǎng)問(wèn)
