與技術(shù)無(wú)關(guān) 半導體次世代主流工藝由成本決定

半導體工藝FinFET技術(shù)的路線(xiàn)圖清晰可見(jiàn)，從14納米可直達7納米工藝節點(diǎn)。但是在7納米之后的5納米節點(diǎn)，半導體工藝微縮將面臨最大的挑戰，是能否降低成本，并非技術(shù)。先進(jìn)封測技術(shù)和FD-SOI工藝將有更大的發(fā)揮空間。

 

目前半導體市場(chǎng)上出現FET與3D-IC等技術(shù)不勝枚舉，加上業(yè)界不斷研究取得成果，包括晶圓廠(chǎng)與封測廠(chǎng)等都開(kāi)始積極鎖定可能的主流技術(shù)，以便提高市場(chǎng)競爭優(yōu)勢。業(yè)界也認為最終主流技術(shù)為何，其能否降低成本依舊是決定性關(guān)鍵。

 

據Semiconductor Engineering網(wǎng)站報導，微縮成本不斷增加為全球供應鏈注入一股不確定性。資源不虞匱乏的大廠(chǎng)，預期會(huì )持續進(jìn)展至少到7納米。

 

之后是否往以更細微工藝邁進(jìn)，則須視EUV、多重電子束(Multi-e-beam)等微影技術(shù)與定向自組裝技術(shù)(Directed self-assembly)、量子效應、新材料與新電晶體架構發(fā)展而定。

 

目前傾向持續推進(jìn)微縮市場(chǎng)的廠(chǎng)商認為，應不會(huì )有10納米出現，而且由于市場(chǎng)大多擔心芯片廠(chǎng)預備新節點(diǎn)耗時(shí)過(guò)久，因此略過(guò)例如20納米等半節點(diǎn)，該情形甚至也會(huì )出現在10納米。

 

Arteris執行長(cháng)Charlie Janac表示，10納米進(jìn)展過(guò)快，導致廠(chǎng)商擔心無(wú)法回收成本，而且市場(chǎng)對5納米也持觀(guān)望態(tài)度，因為其投資成本將相當可觀(guān)。因此，7納米會(huì )維持一段時(shí)間，包括GlobalFoundries副總Subramani Kengeri也認為，下一世代為7納米并會(huì )持續一段時(shí)間。

 

為服務(wù)器、GPU、手機與現場(chǎng)可程序化閘陣列(FPGA)設計芯片的廠(chǎng)商，過(guò)往都會(huì )積極推廣最先進(jìn)工藝，但其余芯片廠(chǎng)則不再跟隨，反而偏好采用包括平面式完全空乏型絕緣層覆硅(Planar FD-SOI)、2.5D與扇出型(fan-out)及3D整合等技術(shù)。

 

eSilicon副總Mike Gianfagna指出，屆時(shí)技術(shù)將出現重疊，雖然2.5D出現讓技術(shù)選項增多，但其良率仍是不確定性因素。

 

目前讓企業(yè)愿意投入研發(fā)的新動(dòng)機也未成形，手機雖會(huì )繼續帶動(dòng)系統單芯片(SoC)市場(chǎng)成長(cháng)，但其成長(cháng)率已放緩，一旦市場(chǎng)成熟，將讓產(chǎn)品出現定價(jià)壓力。益華電腦(Cadence)營(yíng)銷(xiāo)主管指出，成本還是最主要考慮，而且業(yè)界已開(kāi)始思考從降低電子產(chǎn)品成本著(zhù)手，特別是降低芯片成本。

 

傳統上，每一代新工藝問(wèn)世后，市場(chǎng)都必須能出現大量采用才能讓晶圓廠(chǎng)繼續投資新工藝，但28納米后，由于各家工藝皆不同，代表工具、IP與設備都需客制化。一旦進(jìn)入16/14納米后，不確定性因素還包括EUV與電子束微影是否問(wèn)世等，因此更讓廠(chǎng)商不愿投資在半工藝上。

 

另一方面，隨著(zhù)技術(shù)選項增多，廠(chǎng)商也不再一味朝新工藝邁進(jìn)。例如三星電子(Samsung Electronics)、意法半導體(STMicroelectronics)、法國電子資訊技術(shù)實(shí)驗室CEA-Leti與GlobalFoundries都支持FD-SOI技術(shù)。

 

評論認為，FD-SOI在16/14納米以后是否仍具競爭力仍有疑問(wèn)，因為屆時(shí)微影技術(shù)為何是關(guān)鍵，至于GlobalFoundries則傾向10納米平面FD-SOI，希望省略雙重曝光及FinFET需要。

 

但eSilicon則持保守態(tài)度，指出FD-SOI出貨量多寡與技術(shù)藍圖尚未明朗，即使市場(chǎng)有許多選項是好事，但目前FD-SOI并未取代FinFET。不過(guò)，市場(chǎng)也有其他避險策略，例如采用2.5D與扇出型(fan-out)，其中臺積電推出InFo已穩定獲得采用。

 

另外，海思(Hisilicon)、日月光與邁威爾(Marvell)已開(kāi)發(fā)商用實(shí)作2.5D芯片，華為、IBM與超威(AMD)則負責銷(xiāo)售。因此，Arteris認為，市場(chǎng)最終將走向3D，讓封裝廠(chǎng)地位更為重要。

 

即便如此，企業(yè)認為一旦問(wèn)題獲得解決后，成本會(huì )開(kāi)始下降，GlobalFoundries便認為，2.5D可應用市場(chǎng)有3種，包括將大晶粒細分為小部位來(lái)提高良率、設法將封裝內芯片或模組功能最大化以及將芯片細分成為獨立部位并由中介層連接，目前邁威爾、日月光與Tezzaron則采用第二種技術(shù)。

 

評論指出，不管是環(huán)繞式閘極FET、納米線(xiàn)場(chǎng)效電晶體、2.5D、full 3D-IC、積層型三維積體電路(Monolithic 3D-IC)或扇出等不同技術(shù)，主要晶圓廠(chǎng)都已預備好準備采用，包括三星與GlobalFoundries采用FD-SOI，封測廠(chǎng)則瞄準最先進(jìn)封測技術(shù)。

 

隨著(zhù)廠(chǎng)商不斷研究精進(jìn)，屆時(shí)市場(chǎng)自然會(huì )出現新一代技術(shù)，企業(yè)認為何者能降低成本，是決定能否勝出的關(guān)鍵因素。