ARM升級CoreLink系統IP，奠定24核處理器基礎

日前，ARM宣布推出兩套新的強化版Corelink系統IP，一個(gè)是CoreLink CCI-550互聯(lián)總線(xiàn)，用于big.LITTLE多核心架構、完全一致性GPU，而且延遲更低、吞吐量更高，另一個(gè)則是CoreLink DMC-500內存控制器，帶寬更高、延遲更低。ARM此舉為將來(lái)的異構系統芯片奠定了基礎。

 

據ARM稱(chēng)，CCI-550和今年二月份隨同Cortex-A72 CPU核心誕生的CCI-500一樣，都是目前高通、聯(lián)發(fā)科普遍使用的CCI-400的換代產(chǎn)品，最大變化就是加入嗅探過(guò)濾器(snoop filter)，取代第一代大小核架構里的廣播式設計，同時(shí)與所有核心、緩存通信，因而延遲更低、擴展性更強、功耗更低(節省最多上百毫瓦)、性能更高。SoC設計師可以配置存儲器通道數量、跟蹤器尺寸、嗅探過(guò)濾器過(guò)濾能力及6個(gè)處理器群。

 

 

 

 

CCI-400只能支持兩個(gè)CPU簇(cluster)，CCI-500翻番到四個(gè)，全新CCI-550則不但可以互連六個(gè)CPU簇，還支持完全一致性的CPU/GPU混合互連，而且增加了讀取數據緩沖，嗅探數據帶寬也翻了一番，系統帶寬可超過(guò)50GB/s。CCI-550還支持最多六個(gè)內存通道(32-48位物理尋址)、三個(gè)系統主界面、六個(gè)ACE主端口。該技術(shù)適用于手機和數字電視的4K成像以及汽車(chē)和網(wǎng)絡(luò )應用，整顆處理器可以做到24核心。

 

CoreLink DMC-500是DMC-400的升級版本，可支持LPDDR4/3與最高LPDDR4-4267存儲規格。在整體設計層面，CoreLink CCI-550和CoreLink DMC-500可共同協(xié)作實(shí)現超過(guò)50GB/s的系統存儲器峰值帶寬，可應用于平板電腦和智能手機的4K視頻。

 

The Linley Group高級分析師Mike Demle表示：“如果想要為客戶(hù)提供先進(jìn)的功能，如4K視頻的錄制和播放、120fps的攝像頭、4K高清顯示器等，那么就必定需要將異構的CPU、GPU和加速器放在同一個(gè)高速緩存系統里同步工作，并且還必須要嚴格控制好功耗。”

 

CoreLink CCI-550、CoreLink DMC-500相關(guān)產(chǎn)品已經(jīng)交給主要合作伙伴，預計在2016年下半年間問(wèn)世，在新工藝下頻率都能超過(guò)1GHz。